

实验四 乘法器 FPGA 设计实验

一、实验目的和任务

- 1、了解基于移位-累加算法完成的二进制组合乘法器结构，理解部分积、进位保留加法的基本理论。
- 2、熟练使用 Verilog 硬件描述语言进行 4×4 二进制乘法器的设计。
- 3、通过 AI 辅助，掌握阵列乘法器、布劳恩乘法器的 Verilog HDL 设计代码和测试代码的编写。
- 4、掌握使用 Vivado 软件进行代码设计及 FPGA 实验验证的开发流程；
- 5、掌握基于 FPGA 开发板（本实验 FPGA 型号 xc7z020clg400-1）的实验调试方法。

二、实验预习与思考

- 1、预习无符号和有符号的阵列乘法器、布劳恩乘法器的工作原理。
- 2、特别注意事项：严禁带电插拔元件！
- 3、外接扩展板要注意扩展板上的插孔垂直对准板上插针，避免错位、避免弄弯插针。

三、实验原理

1、二进制组合乘法器结构工作原理

乘法是一种常见的操作，可以通过部分积累加的方法来实现。Verilog 的内置乘法操作符也会综合出一个组合乘法器电路。

下图说明了 8×8 乘法器的基本思想，被乘数 $X = X_7 X_6 X_5 X_4 X_3 X_2 X_1 X_0$ ，乘数 $Y = y_7 y_6 y_5 y_4 y_3 y_2 y_1 y_0$ ， X 和 Y 均为无符号整数。我们称每行为一个乘积分量（部分积），它表示移位的被乘数，根据对应的乘数数位乘以 0 或 1。每个小盒子表示乘积分量的一个位 $y_i \cdot x_j$ ，即乘数的第 y_i 位和被乘数的第 x_j 位的逻辑“与”。将所有部分积加在一起就得到乘积 $P = P_{15}P_{14} \dots P_2P_1P_0$ ，共 16 位。




图 4-1 8×8 乘法器的部分积求和

以下介绍两种常见的二进制组合乘法器。

2、阵列乘法器——采用全加器阵列

一般而言，组合乘法器通常构造为一个全加器的阵列，因此这种乘法器通常称为阵列乘法器。

图 4-2 显示了将所有部分积加起来的一种方法。前两个部分积相加得到一个中间结果，然后该中间结果与第三个部分积相加，得到新的中间结果；以此类推，直至得到所有部分积之和，即乘法器的最终结果。




图 4-2 8×8 阵列乘法器的电路结构

3、布劳恩乘法器——采用进位保留加法

布劳恩乘法器的电路结构是基于进位保留加法器实现的，图 4-3 是一个 8×8 布劳恩乘法器的电路结构。




图 4-3 一个 8×8 布劳恩乘法器的电路结构

四、实验内容

本实验推荐用 AI 完成。

备注：使用扩展板上的矩阵键盘及其 LED 灯。

1、必做内容（含设计代码、测试代码、上板验证）

- 1) 基于 FPGA 开发板完成无符号 4×4 阵列乘法器和 4×4 布劳恩乘法器
- 2) 基于 FPGA 开发板完成有符号 4×4 阵列乘法器和 4×4 布劳恩乘法器
- 3) 行为级描述的 4×4 乘法器设计

2、选做内容

除数为常数的除法器设计

五、实验报告要求

1. 实验目的（简述）
2. 实验内容
3. 实验原理与步骤（含设计代码和测试代码）
4. 实验结果分析（含资源占用情况，附图表）
5. 实验总结

六、实验仪器设备

- 1、装有 Vivado 等 EDA 软件开发环境的电脑。
- 2、FPGA 开发板 ALINX_ZYNQ (AX7020)： xc7z020clg400-1
3. USB-JTAG 下载线
4. 矩阵键盘-数码管扩展板
5. 拨码开关扩展板

七、思考题

用 AI 查找更多的乘法器和除法器结构，理解其工作原理和验证后的 Verilog 代码。